सामग्री पर जाएं
अभी

तकनीक · चिप सुरक्षा

AMD ने Versal चिप्स की योजना बनाई है जो बैकसाइड से छेड़छाड़ के बाद बूट रोकेंगी

जुड़ी हुई सेंसर परत को इस तरह डिजाइन किया गया है कि उससे छेड़छाड़ होने या उसे हटाए जाने पर स्टार्टअप रुक जाए। पहले नमूनों की उम्मीद 2027 के अंत में है, जबकि उत्पादन 2028 की पहली छमाही के लिए नियोजित है।

लिखित 6 मिनट में पढ़ें · 17 स्रोत

HeyDex

मूल भाषा में वीडियो

मूल अंग्रेज़ी से अनुवादित।

2028 वह साल है जब AMD अपने नए छेड़छाड़-रोधी Versal चिप्स का उत्पादन शुरू करने की योजना बना रही है—साल की पहली छमाही में, जबकि शुरुआती नमूनों की उम्मीद 2027 की दूसरी छमाही में है। यह इंतज़ार मायने रखता है: कंपनी सिलिकॉन पर भौतिक हमलों के खिलाफ अंतर्निहित अवरोध का वादा कर रही है, लेकिन ग्राहक घोषित हार्डवेयर पर अभी उस अवरोध का मूल्यांकन नहीं कर सकते। छेड़छाड़ के प्रति इसकी मुख्य प्रतिक्रिया स्पष्ट है: डिवाइस को बूट होने से रोकना।⁠1

12 नवंबर 2026 को घोषित ये डिवाइस भौतिक सुरक्षा की एक परत को अनुकूली कंप्यूटिंग चिप में शामिल करते हैं, बजाय इसके कि यह काम पूरी तरह आसपास के हार्डवेयर पर छोड़ दिया जाए। लक्षित ग्राहक रक्षा, महत्वपूर्ण अवसंरचना, डेटा-सेंटर नेटवर्किंग और वित्तीय प्रौद्योगिकी में सुरक्षा-महत्वपूर्ण प्रणालियां संचालित करते हैं—ऐसी जगहें जहां सॉफ्टवेयर और नेटवर्क कनेक्शन की सुरक्षा करना काम का सिर्फ एक हिस्सा है।⁠3⁠1

3 मॉडलघोषित छेड़छाड़-रोधी Versal श्रृंखला 1
H2 2027पहले नमूनों की उम्मीद, आम उपलब्धता नहीं 1
H1 2028नियोजित उत्पादन अवधि 1

सिलिकॉन के पिछले हिस्से पर एक अवरोध

तीन डिवाइस—2VE3358TR, 2VE3558TR और 2VE3858TR—AMD के Versal AI Edge Series Gen 2 परिवार का विस्तार करते हैं। ये अनुकूली सिस्टम-ऑन-चिप डिवाइस हैं: इनमें प्रोसेसर के साथ ऐसा प्रोग्रामेबल हार्डवेयर होता है जिसे ग्राहक खास एप्लिकेशन के लिए कॉन्फ़िगर कर सकते हैं। नया अंतर सिलिकॉन के पिछले हिस्से पर एक सुरक्षा परत है, न कि केवल एक और सॉफ्टवेयर सुरक्षा सुविधा।⁠1

AMD के डिजाइन विवरण के अनुसार, जिसकी रिपोर्ट IT Brief Australia ने दी है, सेंसर-आधारित सुरक्षा डाई त्रि-आयामी active-on-active तकनीक के जरिए मुख्य कंप्यूटिंग डाई से सीधे जुड़ती है। इसका उद्देश्य पूरे पिछले हिस्से को सुरक्षित रखना है। यदि कोई हमलावर उस सुरक्षा डाई के साथ छेड़छाड़ करता है या उसे हटा देता है, तो डिवाइस को बूट होने से इनकार करने के लिए डिजाइन किया गया है। इसलिए सुरक्षा परत चिप की बनावट का हिस्सा है, उसके चारों ओर लगा अलग आवरण नहीं।⁠1

यह उस खतरे से अलग है जिसमें कोई घुसपैठिया नेटवर्क के जरिए प्रणाली तक पहुंचता है। भौतिक पहुंच वाला हमलावर हार्डवेयर को ही निशाना बना सकता है। संवेदनशील जानकारी की सुरक्षा के लिए ऑपरेटर पहले से ही सुरक्षित आवरणों, एप्लिकेशन-विशिष्ट चिप्स और बोर्ड-स्तर के सुरक्षा उपायों के संयोजन का उपयोग करते हैं; ऐसे संयोजन लागत और डिजाइन की जटिलता बढ़ा सकते हैं। AMD का प्रस्ताव है कि इस सुरक्षा का अधिक हिस्सा उस डिवाइस में ही लाया जाए जो कंप्यूटिंग करता है।⁠1

एकीकरण से प्रणाली बनाना आसान हो सकता है। अपने आप में इससे यह साबित नहीं होता कि तैयार प्रणाली किसी वैकल्पिक डिजाइन से सस्ती या अधिक सुरक्षित है। घोषणा में पूरी प्रणाली की सुरक्षा के लिए कोई मात्रात्मक बचत या स्वतंत्र तुलना नहीं दी गई है। उपयोगी सवाल यह नहीं है कि कोई अलग पुर्जा हटता है या नहीं, बल्कि यह है कि क्या एकीकृत सुरक्षा ग्राहक के वास्तविक खतरा-मॉडल पर खरी उतरती है।

AMD इसे अनुकूली SoC या FPGA-आधारित उत्पादों में सिलिकॉन के पिछले हिस्से पर हमलों से बचाव की पहली अंतर्निहित सुरक्षा कहता है। यह सुरक्षा की एक विशिष्ट श्रेणी के बारे में कंपनी का दावा है, इस बात का सबूत नहीं कि डिवाइस हर भौतिक हमले को नाकाम कर देते हैं। न ही इसका मतलब है कि पुराने Versal उत्पादों में सुरक्षा नहीं थी: AMD के मौजूदा सुरक्षा दस्तावेज़ों में साइड-चैनल हमलों, हार्डवेयर से छेड़छाड़, फर्मवेयर में बदलाव और बौद्धिक संपदा की चोरी के खिलाफ सुरक्षा का वर्णन है। बैकसाइड परत इसी तरीके का विस्तार करती है।⁠3⁠7

सुरक्षा परत से बढ़कर

घोषित सुरक्षा बदलावों में क्रिप्टोग्राफिक हस्ताक्षर, कुंजी सुरक्षा और विद्युत दोष हमले भी शामिल हैं। AMD का कहना है कि वह Module-Lattice-Based Digital Signature Algorithm, यानी ML-DSA, और Stateless Hash-Based Digital Signature Algorithm, यानी SLH-DSA, के लिए हार्डवेयर त्वरण का विस्तार कर रही है। ये पोस्ट-क्वांटम डिजिटल-हस्ताक्षर एल्गोरिदम हैं; इनके शामिल होने का मतलब यह नहीं कि चिप क्वांटम कंप्यूटिंग करती है। डिजिटल हस्ताक्षर प्रामाणिकता स्थापित करने में मदद करते हैं।⁠1

एक हाइब्रिड बूट फ्लो कई हस्ताक्षर एल्गोरिदम की अनुमति देता है। AMD ने एप्लिकेशन सुरक्षा इकाई के की वॉल्ट को भी अपडेट किया है और एक मेमोरी एलिमेंट एजिंग सेंसर जोड़ा है, जिसका उद्देश्य क्रिप्टोग्राफिक कुंजियों के लिए एक अतिरिक्त सुरक्षा उपाय देना है। ये सुरक्षा पैकेज के अलग-अलग हिस्से हैं, बैकसाइड सुरक्षा के परस्पर-विनिमेय वर्णन नहीं।⁠1

ग्लिच डिटेक्शन का भी विस्तार किया जा रहा है। ग्लिच हमले चिप के व्यवहार को बाधित करने के लिए विद्युत स्थितियों में हेरफेर करते हैं। AMD का कहना है कि डिजाइन मौजूदा Versal डिटेक्टर को अपडेट करता है और एक दूसरा, स्वतंत्र डिटेक्टर जोड़ता है, जिसमें दो वोल्टेज रेल पर एक साथ होने वाले ग्लिच की पहचान भी शामिल है। यह क्षमता का एक विशिष्ट दावा है—इसका प्रदर्शन नहीं कि हर संभावित विद्युत दोष हमले को खत्म कर दिया गया है।⁠1

कंप्यूटिंग आर्किटेक्चर इस पेशकश का केंद्र बना हुआ है। Arm CPU सामान्य प्रोसेसिंग करते हैं, AI Engines विशेषीकृत गणना उपलब्ध कराते हैं, और प्रोग्रामेबल लॉजिक ग्राहकों को अपने वर्कलोड के अनुरूप हार्डवेयर ढालने देता है। समर्पित हार्डवेयर फ़ंक्शन और कनेक्टिविटी भी उसी पैकेज का हिस्सा हैं। इन संसाधनों के उद्देश्य अलग-अलग हैं; प्रोग्रामेबल-लॉजिक क्षमता, प्रोसेसर प्रदर्शन और AI थ्रूपुट को एक ही स्कोर में नहीं समेटना चाहिए और न ही उन्हें ग्राहक के किसी एप्लिकेशन में मापे गए नतीजे समझना चाहिए।⁠1⁠5

AMD Embedded में उत्पाद, सॉफ्टवेयर और समाधान के कॉर्पोरेट उपाध्यक्ष Kirk Saban, अपेक्षित लाभ को इस तरह बताते हैं: «ग्राहकों को सुरक्षा-महत्वपूर्ण प्रणालियों का विकास सरल बनाने में मदद करना, जबकि उनके एप्लिकेशन की मांग के अनुरूप प्रदर्शन और लचीलापन बनाए रखना»। यही व्यावसायिक तर्क है: सुरक्षा और पर्याप्त कंप्यूटिंग क्षमता एक साथ, और आसपास का डिजाइन तैयार करने में कम काम। यह सरलीकरण वास्तव में मिलता है या नहीं, यह ग्राहक-स्तर का सवाल है।⁠1

विकास अभी, सुरक्षा का मूल्यांकन बाद में

सुरक्षित हार्डवेयर आने से पहले विकास का एक रास्ता मौजूद है। हर नियोजित छेड़छाड़-रोधी मॉडल का समान फुटप्रिंट वाला एक मानक संस्करण Versal AI Edge Series Gen 2 परिवार में पहले से उपलब्ध है। ग्राहक उन मानक पुर्जों पर काम शुरू कर सकते हैं और बाद में सुरक्षित संस्करणों पर जा सकते हैं।⁠1

AMD को उम्मीद है कि इस बदलाव में न्यूनतम प्रयास लगेगा और सिंथेसिस तथा प्लेस एंड रूट को दोहराने की जरूरत नहीं होगी—ये वे चरण हैं जो प्रोग्रामेबल डिजाइन को चिप पर उसके कार्यान्वित विन्यास में बदलते हैं। लंबे विकास चक्र वाले संगठनों के लिए यह निरंतरता घोषणा का सबसे तत्काल उपयोगी हिस्सा हो सकती है। लेकिन अनुकूलता से किसी मौजूदा मानक डिवाइस को नई बैकसाइड सुरक्षा नहीं मिलती, और एप्लिकेशन विकसित करना उस सुरक्षा का परीक्षण करने जैसा नहीं है।⁠1

इसलिए अगला महत्वपूर्ण पड़ाव उत्पादन नहीं, बल्कि सैंपलिंग है। 2027 की दूसरी छमाही पहले उपकरणों के लिए एक अपेक्षित समयावधि है, कोई निश्चित डिलीवरी तारीख या आम उपलब्धता का वादा नहीं। उत्पादन 2028 की पहली छमाही के लिए नियोजित है। इस घोषणा के समर्थन में दी गई रिपोर्टिंग के समय तक दोनों में से कोई पड़ाव हासिल नहीं हुआ था।⁠1

उपलब्ध साक्ष्य एक घोषित डिजाइन को स्थापित करते हैं, न कि भौतिक हमलों के खिलाफ स्वतंत्र रूप से प्रदर्शित प्रतिरोध या TR-विशिष्ट भौतिक-सुरक्षा प्रमाणन को। ग्राहकों को अभी देखना है कि पूरी प्रणाली में यह सुरक्षा कैसा प्रदर्शन करती है। AMD का विचार महत्वपूर्ण है क्योंकि यह कंप्यूटिंग डिवाइस के भीतर भौतिक अवरोध रखता है। कसौटी यह है कि क्या यह अवरोध उन हमलों के सामने टिकता है जिन्हें ग्राहकों को वास्तव में झेलना पड़ता है।

स्रोत7

यहाँ उद्धृत स्रोतों में AMD Newsroom ने सबसे पहले, इस रिपोर्ट के प्रसारण से 15 घंटे पहले प्रकाशित किया। इसके बाद 4 और समाचार संस्थानों ने प्रकाशित किया।
  1. AMD Newsroom
  2. Google News Kenya (KE:en)
  3. IT Brief US
  4. 테크월드
  5. 데이터넷
  6. HeyDay News

बिना तारीख वाले 2 समाचार संस्थान:smbtech.auThe Gate Array

सभी स्रोत, समाचार संस्थान के अनुसार

7 समाचार माध्यमों से 17 स्रोत· सबसे ज़्यादा उद्धृत पहले

जैसा प्रसारित हुआ
  1. AMD has designed chips to block startup when attackers tamper with their protective layer.
  2. The planned Versal devices put physical protection inside chips aimed at defence, critical infrastructure, data-centre networking and financial technology. But customers face a wait: AMD expects first samples in the second half of 2027.
  3. How will that built-in barrier work, and when can customers start evaluating it?
  4. AMD announced three tamper-resistant models on November 12, 2026. They extend its Versal AI Edge Series Gen 2 family, combining processing and programmable hardware with an additional protective layer over the silicon backside.
  5. An attacker who reaches the hardware presents a different problem from someone attacking through a network. Operators already use protective enclosures, specialised chips and safeguards on circuit boards to protect sensitive information. Those combinations can add cost and make systems harder to design. AMD wants to move more of that work into the computing device itself.
  6. AMD says a sensor-based protection die bonds directly to the main computing die using three-dimensional active-on-active technology. That layer is designed to shield the entire backside. If someone tampers with it or removes it, the device is designed to refuse to boot.
  7. AMD calls this the first built-in silicon-backside attack protection in adaptive system-on-chip or FPGA-based products. Those are devices with hardware that customers can configure for their applications. Earlier Versal devices already have defences against side-channel attacks, hardware tampering, firmware changes and intellectual-property theft. The backside layer extends that security approach.
  8. Kirk Saban is AMD Embedded’s corporate vice president of product, software and solutions. He says combining physical protection with different kinds of computing in one chip should help customers simplify development while keeping the processing power and flexibility their applications need.
  9. Each planned tamper-resistant model has a standard counterpart already available with a compatible footprint. Customers can begin development on those existing parts, then move to the protected versions. AMD expects that move to take minimal effort and avoid repeating synthesis and place and route, the steps that turn a programmable design into its implemented arrangement.
  10. Subscribe to this channel to follow the customer sampling schedule and evaluation of AMD’s built-in protection.
  11. AMD is also expanding hardware acceleration for post-quantum digital signatures. The announced algorithms are ML-DSA and SLH-DSA. They add another part of the security package alongside a hybrid boot process that allows multiple signature algorithms.
  12. The full names are Module-Lattice-Based Digital Signature Algorithm and Stateless Hash-Based Digital Signature Algorithm. Digital signatures help check authenticity. AMD has also updated the application security unit’s key vault and added a memory element aging sensor intended to give cryptographic keys another safeguard. These changes accompany the physical protection layer.
  13. AMD says the devices can detect glitches occurring simultaneously across two voltage rails. Glitch attacks manipulate electrical conditions to disrupt chip behaviour. The design updates the existing detector and adds a second, orthogonal detector to broaden coverage.
  14. The devices also retain the AI Edge family’s mix of computing resources. Arm processors handle general computing, AI Engines handle specialised arithmetic, and programmable logic lets customers tailor hardware to their workloads. Dedicated hardware functions and connectivity share the package. AMD gives three headline ceilings for those different resources.
  15. AMD advertises up to 229,000 DMIPS of scalar compute, a processor-performance measure. It also gives up to 369 INT8 TOPS for eight-bit AI arithmetic, and up to 543,000 lookup tables, or LUTs, for programmable-logic capacity.
  16. Lookup tables count hardware resources. The other figures describe processing capabilities. These are AMD’s advertised ceilings, and customers shouldn’t assume every model delivers every maximum or that an application will reach them. The practical appeal is having substantial processing alongside the protection, while keeping a development path from existing standard parts.
  17. AMD expects the first samples in the second half of 2027, giving customers hardware to evaluate. Production is planned for the first half of 2028. Both are future windows, and sampling comes before customers can count on production supply.
  18. The protection described so far is AMD’s design claim. Customer testing still has to show how it performs in a complete security-critical system. Developers can work now on compatible standard devices, while evaluation of the announced backside protection awaits the tamper-resistant hardware.

अनुवाद अपडेट किया गया

हाल में प्रसारित